



























































































in SiC MOSFET were also  investigated  in  [17]. The repetitive short‐circuit capability of 
SiC MOSFETs has been evaluated by different authors [18–20]. 
In  [8,21,22]  the  short  circuit  performance  of  3.3  kV  SiC MOSFET was  evaluated, 
whereas 10 kV SiC MOSFETs were investigated in [23,24]. In addition to the new higher 
voltage  rated  SiC MOSFETs,  the  short  circuit  performance  of  parallel  connected  SiC 
MOSFETs/modules is a highly relevant topic. 








































































inductances. Hence, as devices are placed  in parallel,  the  total SC current  increases by 
more than a factor of the number of devices. Therefore, as the number of parallel devices 
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The parasitic inductance can be calculated by using the equation below. In the equa‐






























































higher peak current. As  the device voltage rating  is  increased,  the short circuit current 
reduces due to higher ON‐state resistance. The impact of VTH mismatch is apparent at both 
1.2 and 1.7 kV voltage ratings. The main  impact of the VTH mismatch  is  in the peak SC 
current. At the end of the SC pulse, the currents in both devices converge. 














the  same  substrate  can  experience  different  rates  of  thermo‐mechanical  degradation. 
These differences  in  thermo‐mechanical degradation  rates can cause differences  in  the 
junction‐to‐case transient thermal impedance and hence differences in the junction tem‐
perature. The results in Figure 11 show that TJ mismatch in parallel connected devices has 















































40 μs after stress  removal,  thereby minimizing  the  impact of  the  recovery  time on  the 
measured SC current. A time of 40 μs was chosen to allow sufficient time for the IGBT to 
turn‐ON while also capturing the influence of trapped charges on the short circuit perfor‐







silicon  IGBT device. All  the measurements  in Figure 15 have been performed at a case 
temperature of 25 °C. The results for the SiC MOSFETs  in Figure 15a,b show a slightly 
reduced short circuit charge as  the VGS stress duration  increases  from 1 s  to 100 s. The 




































































peratures  in Figure 17b are  likely underestimated values of  the  temperature hot‐spots 
within the chip. 









conditions have been performed  in ATLAS  (from Silvaco). For  this  investigation, a 2D 
model  for a SiC MOSFET cell was simulated with the drift  layer  thickness and doping 
designed to achieve the required breakdown voltage. The thermal boundary conditions 
were defined in the simulation by specifying a lumped thermal resistance and capacitance 























































rent and SC charge  is proportional  to  the VGS stress duration and  temperature,  thereby 
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